输入频率对加法电路的输出影响?如何避免影响呢

2019-07-16 11:09发布

我尝试仿真,输入信号-1V~+1V正弦信号,通过一个加法电路,将信号太高(2.5V)至+1.5V~3.5V。具体仿真电路如图。仿真现象如下:1. 频率为1KHz,输出波形为理想波形;


                        2.频率为100KHz,输出波形,幅度相同,产生少许相移;


                        3.频率为1000KHz,输出波形,幅度减少10倍,产生接近90度相移;


请问下,大家,如何来改良电路,实现减少频率对电路的输出信号,在幅度和相位上的影响呢?



加法电路_1KHz.png
加法电路_100KHz.png
加法电路_1000KHz.png
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
MUF420
1楼-- · 2019-07-16 11:48
这个很简单,你开始用1k的时候输入正常,频率高的时候输出质量不好使因为你选的运放不是高频运放,每个运算放大器都有自己能承受的最大频率,使用高频运放就会在很大程度上改善这个问题,比如LM318,或者opa系列。但是如果你想模拟实际的情况,那么高频运放无法达到你设定的这么高频率,且在实际情况高频下使用高频运放也会有小幅度的相位延迟,这是正常的。如果你只是模拟的话可以使用理想放大器全是用理想元件可以模拟出来,但是实际意义不大。
dh635335584
2楼-- · 2019-07-16 14:35
哈哈,换成LM318后就解决这个模拟时没出现的问题。
  在实际中,1MHz也不算很高吧,我没有这个概念,不知道这个算高还是算一般勒。比起移动通信中的频率还差得很多吧
MUF420
3楼-- · 2019-07-16 16:01
dh635335584 发表于 2018-4-13 16:19
哈哈,换成LM318后就解决这个模拟时没出现的问题。
  在实际中,1MHz也不算很高吧,我没有这个概念,不知道这个算高还是算一般勒。比起移动通信中的频率还差得很多吧

能帮你解决问题我很高兴,有问题再沟通。
xiaxingxing
4楼-- · 2019-07-16 18:00
 精彩回答 2  元偷偷看……

一周热门 更多>