峰值保持输出抖动:第一张是峰值保持原理图,第二张是输出,请问为什么输出会有这么大的抖动?

2019-07-16 11:46发布

171801.JPG 121802.JPG 第一张是峰值保持原理图,第二张是输出,请问为什么输出会有这么大的抖动(绿 {MOD}线左边部分),有哪位能够详细解释一下吗?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
10条回答
珍爱_d22
1楼-- · 2019-07-17 05:04
电容小点吧,这抖动是正常的
qianligu33
2楼-- · 2019-07-17 05:56
造成抖动的原因很多,例如PCB设计不规范,板子走线不合理,芯片供电管脚去耦效果差,接地不正确等,给你的建议就是一步步的检查排除
aaron_yu24
3楼-- · 2019-07-17 06:10
xiaxingxing 发表于 2017-12-20 20:59
纳秒级的信号,为什么电容不能太大呢,太小的话,信号不是全部耦合到地了吗???

从滤波的角度看,纳秒级信号频带很宽,如果电容太大则会滤掉高频成分,造成保持信号失真。另一方面,电容大则要求有更大的充电电流,这对前面放大器输出最大电流会产生更大的要求,同时电容大漏电流也会大。
zhjb1
4楼-- · 2019-07-17 10:38
纳秒级的采样许多采样器件是跟不上的。如果你那个是仿真原理图得到的结果到没有什么,如果是实时采样的结果那已经是非常好的了,因为采样的峰值从曲线上看较为理想了。

一周热门 更多>