关于mos隔离后上升沿问题-第2页回答

关于mos隔离后上升沿问题

2019-07-16 12:12发布

4466 11

我在设计电路时，从FPGA出来的方波波形是很好的，上升沿也是垂直上升的，但经过mos隔离后，上升沿时间变长不在垂直上升。现在想办法需要减少上升沿时间，我的解决方法是将d级上的上拉电阻减小，但在这里想问大家有没有更好的方法

电路

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

11条回答

1楼-- · 2019-07-17 01:51

我觉得应该减小R355，缩短G极放放电时间

2楼-- · 2019-07-17 06:54

再减小R350没有效果的情况下，可以考虑加个图腾柱增加驱动能力

3楼-- · 2019-07-17 09:54

R355加上，但是要比R350大许多，7倍以上的关系！

4楼-- · 2019-07-17 11:47

精彩回答 2 元偷偷看……

5楼-- · 2019-07-17 14:20

可以在E350并联一个小电容