电源输入处的滤波电容应该如何放置?

2019-07-16 13:11发布

如图红框所示。
一直有个疑问,今天鼓起勇气问出来。就是这个电路的滤波电容为什么要用这个数量和容值,其中的道理是什么?
如果我来设计这个电路,基本上是:左边框放一个104;右边框也放一个104,哪天心情好(?),最多加个10u的电容。根本不会做成这样。
我当然知道如图示处理会得到一个更干净的电源,问题是有必要么?在入口做这么精细的设计有必要么?不是只要在具体电路/芯片处做好去耦就可以了么?

4.jpg
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
16条回答
四哥201311
1楼-- · 2019-07-16 16:51
EMC实验时 ,电源是一个不可忽视的干扰源,处理好才是重点
大洼球王
2楼-- · 2019-07-16 17:54
小电容去高频干扰,大电容串联小电阻目的是降低整个电容的Q值,防止上电瞬间和电感合作感生出较大震荡电压,PMOS主要是缓启,后面的电容大小主要看你负载的需求,比如抽取电流的斜率和允许的瞬态压降
gXDhn
3楼-- · 2019-07-16 23:39
 精彩回答 2  元偷偷看……
大洼球王
4楼-- · 2019-07-17 00:06
挂载电容的大小和数量都是和后端的负载有直接关系的,你得负载特性都没说
horayte
5楼-- · 2019-07-17 03:23
我也想知道1.0uF跟2.2Ω的电阻串联这个值怎么配的?
gXDhn
6楼-- · 2019-07-17 08:14
这个是电源的入口,要说负载的话,就是后面整个电路系统,那太复杂了,根本说不清啊。

一周热门 更多>