IR2113的LO出来的上升时间100ns
GATE2的上升时间1us
请问这个是怎样造成的啊？

MOS管的开通过程中，输入电流先给Cgs充电，此时Vgs上升。
然后到达米勒平台，给Cgd充电，此时Vgs不变。
当Cgd充满电后，MOS已经可以认为完全开通。
然后电流继续给Cg充电使得电压上升至驱动电压。
上面我说的不准确，多谢楼上的指正：因为栅极电压上升时间并不等于开通时间。
所以准确的来说，你的空载开通时间是接近400nS。400nS*100kHz=4%。
开通时间占总占空比的4%，对于LLC来说，占单管开通时间的8%。
这个比例偏大，但LLC是ZVS，也可能可行。

被干扰了，可以加一些电容什么的去除干扰。

带载出现这种，看看是不是S极的功率走线串到驱动信号走线里去了 这样驱动电压波形在开通时米勒平台之前会出现往下的凹坑