求专家帮解答的一个电路设计的疑问?为什么在电路24电源对地加了两个2.7K的电阻?

2019-07-16 13:44发布

求大神帮指点一下这个电路为什么这么设计:
泄放电阻.png
这个电路里为什么加两个2.7K的电阻,一直会产生功率浪费?它是哪个元件的 泄放电阻 吗? 还是为了保证什么器件最小工作电流设置的?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
7条回答
方寸山挖矿
1楼-- · 2019-07-16 16:44
会不会是Q2关断提供电流回路用
hty.czh
2楼-- · 2019-07-16 19:57
Q1关闭时,电容对电阻放电?
1513553721
3楼-- · 2019-07-16 21:09
 精彩回答 2  元偷偷看……
李春明
4楼-- · 2019-07-17 00:09
控制电容放电速度和放电电流大小的,防止直接放电对电容造成冲击
蔡显兵99
5楼-- · 2019-07-17 04:58
给Q1的S提供一个参考电位。不过这个电路设计的有不合理吧,Q1为NMOS的话,那么Vgs>Vth,假设Q2导通,那么Q1的G级电压得>24V、、、、
1513553721
6楼-- · 2019-07-17 05:11
蔡显兵99 发表于 2018-7-17 15:29
给Q1的S提供一个参考电位。不过这个电路设计的有不合理吧,Q1为NMOS的话,那么Vgs>Vth,假设Q2导通,那么Q1的G级电压得>24V、、、、

还有一个电涌控制芯片,会把Q1的G级电压提到33-35V.

一周热门 更多>