电路设计

为什么要接上拉电阻R5???

2019-07-16 14:19发布

站内问答 / 电路设计
8595 9 1693

接上拉电阻R5是因为芯片IO口开漏输出要求吗？还有没有其他原因？
]}}M6_KLOP3%~NN2PGXG[N5.png

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
9条回答
xiaowei54451
1楼-- · 2019-07-16 19:36
。。。。不太清楚 求大神解释
豆瓣酱
2楼-- · 2019-07-16 20:53
IO接上拉电阻增加驱动能力的，防止负载过大，将高低平信号拉低。
k3522850
3楼-- · 2019-07-17 00:40
驱动能力不够，所以加上拉，可以驱得动三极管
chenwei6991627
4楼-- · 2019-07-17 01:01
 精彩回答 2  元偷偷看……
左边有人
5楼-- · 2019-07-17 01:44
可能这个IO口 没有上拉功能 ，所以关IO口即可保持高电位，开IO口为低电位

评分

参与人数 1积分 +1 收起 理由 柠檬守护 + 1 您的帖子很精彩,期待您分享的下一个帖子!.

查看全部评分

nealcc
6楼-- · 2019-07-17 05:47
有两种考虑
1、上电瞬间，就需要开启Q17  
2、如你所说，芯片IO内部没有上拉

另外这个电路需要注意，你控制器IO口，需要能够耐Vcc的电压。  Q17的VGS耐压要满足Vcc电压。

所以，一般，io口上拉是用控制器的供电，而Q17 会用电阻分压。
未命名.JPG

评分

参与人数 1积分 +1 收起 理由 柠檬守护 + 1 您的帖子很精彩,期待您分享的下一个帖子!.

查看全部评分

1 2 下一页

一周热门 更多>