电路设计

design entry cis网表无法输出！！

2019-07-16 16:31发布

站内问答 / 电路设计
20393 2 1378
向各位大牛请教下，design entry cis在输出网表时管脚名重复报错，像这种报错应该不会影响到网表输出吧?为什么我的网表没能输出
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
421892934
1楼-- · 2019-07-16 20:54
菜牛路过~~~~~~~~~~~~~~~~~~~~~~~~~~
fyings110
2楼-- · 2019-07-16 23:53
 精彩回答 2  元偷偷看……

一周热门 更多>