DDR布线分组分层疑问?

2019-07-16 16:46发布

DDR2,DDR3等 因频率不同,可以会有不同的要求,就一般而言,DDR布线时,要将DDR的网络分成几个组:地址线,控制线,数据线,时钟等差分线。
我的疑问是,在6层板中,需不需要将地址线与数据线分别布在不同的层呢?
有的说需要,但是那么布线有时会对其他的线产生影响,使其他的线很绕的,有时也不能满足3W原则。
自己看了几个参考设置,有ti的飞思卡尔的,好像也没有严格按着地址线,数据线分两层来布,都是在3W的基础上,按从芯片扇出的顺序在布。
是不是同组信号一定要放在同层来布呢?


友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
695704098
1楼-- · 2019-07-16 19:15
楼主厉害,晚辈只画过双层板,学习一下吧
liujinyi016
2楼-- · 2019-07-16 23:09
大牛们,来指教一下吧!~
电子微创意
3楼-- · 2019-07-16 23:44
DDR3没有接触过,不过DDR2我也没有网上的那么规范,速度方面我感觉也没什么,我也不知道该怎么分析,不过上次我也开始走了个等长线,不过板子打样还没回来。
liujinyi016
4楼-- · 2019-07-17 05:41
电子微创意 发表于 2015-12-7 21:46
DDR3没有接触过,不过DDR2我也没有网上的那么规范,速度方面我感觉也没什么,我也不知道该怎么分析,不过上次我也开始走了个等长线,不过板子打样还没回来。

不是等长的问题,是地址层与数据层是不是要分层布的问题。
电子微创意
5楼-- · 2019-07-17 11:31
 精彩回答 2  元偷偷看……
liujinyi016
6楼-- · 2019-07-17 14:59
电子微创意 发表于 2015-12-8 13:07
我没有分层,有时候板子太密也就估计不了那么多了。

我分层画的,线又难走,又难做等长,还限制了其他线的扇出。
后来看到TI的一些参考设计,都没有分层,看来自己想多了。

一周热门 更多>