学习中。。。

细节我也不过于深究，给不了你为什么的原因，但PWM输出是由定时器TA0或者TA1控制，你在G2553芯片手册上可以找到TA0.x和TA1.x的的管脚，PWM周期由TAx的CCR0控制，也就是在CCR0中你装入的必须是PWM周期，例如TA0.0有管脚P1.1和P1.5，TA0.1有P1.2和P2.6，因此，如果用TA0控制PWM，输出的PWM只能由P1.2或者P2.6输出，定义其它管脚输出无效。至于P1SEL的设置是告诉系统 P1某个管脚使用的是它的第二功能，定义了P1SEL.2则表示P1.2这个管脚使用的是它的第二功能，可以是PWM输出，也可以是其它。
不知道这样理解对不对，请高手指教。

shi de 是的 我也觉得是TA0只能一路 TA1可以
但是之前有网友说 TA0产生2路  但是没有给出例程 所以一直纠结

G2553哥的可以5路PWM输出！！！！
原则上讲是可以六路的，因为每个定时器都有三个独立的比较匹配寄存器，每个比较匹配寄存器都可以独立输出一路PWM，但是TA0.2的管脚没有引出来，所以最多只能是5路，在continue up mode下每个比较匹配控制寄存器的输出模式选择mode4，不解释，上代码！

//  ACLK = n/a, MCLK = SMCLK = TACLK = default DCO ~1MHz
//  As coded and assuming ~1MHz DCO, toggle rates are:
//output 5 different PWM in different IO
//timer is work on continue up mode
//open all timer_cap interrupt
#include<msp430g2553.h>


void main(void)
{
    DCO_init(1);
   
    WDTCTL=WDTPW+WDTHOLD;
   
    P1SEL|=BIT1+BIT2+BIT5;
    P1DIR|=BIT1+BIT2+BIT5;
   
    P2SEL|=BIT0+BIT1+BIT2+BIT3+BIT4+BIT5;
    P2DIR|=BIT0+BIT1+BIT2+BIT3+BIT4+BIT5;   
    P1OUT=0X00;

    TA0CCTL0|=OUTMOD_4+CCIE;
    TA0CCTL1|=OUTMOD_4+CCIE;
    //TA0CCTL2|=OUTMOD_7;
    TA0CTL|=MC_2+TASSEL_2;
    //TA0CCR0=100;
    //TA0CCR1=50;
    //TA0CCR2=2500;
   
    TA1CCTL0|=OUTMOD_4+CCIE;
    TA1CCTL1|=OUTMOD_4+CCIE;
    TA1CCTL2|=OUTMOD_4+CCIE;
    TA1CTL|=MC_2+TASSEL_2;
    //TA1CCR0=700;
    //TA1CCR1=100;
    //TA1CCR2=300;

    __enable_interrupt();
    //LPM0;
}


#pragma vector=TIMER0_A0_VECTOR
__interrupt void timer0_ov(void)
{
    TA0CCR0+=100;
}

#pragma vector=TIMER0_A1_VECTOR
__interrupt void timer0_cap1(void)
{
    switch(TA0IV)
    {
        case TA0IV_TACCR1:
        TA0CCR1+=150;
        break;
      case TA0IV_TACCR2:
        //TA0CCR2=200;
        break;
      case TA0IV_TAIFG:break;
      default: break;
    }
}


#pragma vector=TIMER1_A0_VECTOR
__interrupt void timer1_ov(void)
{
    TA1CCR0+=700;
}

#pragma vector=TIMER1_A1_VECTOR
__interrupt void timer1_cap1(void)
{
    switch(TA1IV)
    {
      case TA1IV_TACCR1:
        TA1CCR1+=100;
        break;
      case TA1IV_TACCR2:
        TA1CCR2+=300;
        break;
      case TA1IV_TAIFG:break;
      default: break;
    }
}