ADC12CLK = SMCLK = 5MHz时的寄存器设置

2019-03-24 12:05发布

站内问答 / TI MCU
2348 0 1511
我想用DCO + FLL来得到较为稳定的5MHz，所以设置了一下寄存器：
  1. void Clock_Initial(void){
  2.         WDTCTL = WDTPW + WDTHOLD;
  3.         P2SEL |= BIT2;
  4.         P2DIR |= BIT2;                            // Test SMCLK Output P2.2

  6.         P5SEL |= BIT4 + BIT5;                                           // Port select XT1
  7.         REFCTL0 &= ~REFMSTR;

  9.         UCSCTL6 &= ~(XT1OFF);                     // XT1 On
  10.         UCSCTL6 |= XCAP_3;                        // Internal load cap

  12.         // Loop until XT1 fault flag is cleared
  13.         do
  14.         {
  15.           UCSCTL7 &= ~XT1LFOFFG;                  // Clear XT1 fault flags
  16.         }while (UCSCTL7&XT1LFOFFG);               // Test XT1 fault flag

  18.         // Initialize DCO to 5MHz
  19.         __bis_SR_register(SCG0);                  // Disable the FLL control loop
  20.         UCSCTL0 = 0x0000;                         // Set lowest possible DCOx, MODx
  21.         UCSCTL1 = DCORSEL_5;                                          // 2.5MHz - 6MHz
  22.         UCSCTL2 = FLLD_0 + 152;                    // Set DCO Multiplier for 5MHz
  23.                                                   // (N + 1) * FLLRef = Fdco
  24.                                                   // (152 + 1) * 32768 = 5MHz
  25.                                                   // Set FLL Div = fDCOCLK/1
  26.         UCSCTL3 = SELREF_2 + FLLREFDIV_0;                  // Reference of FLL select REFOCLK, fFLLREFCLK/1
  27.         UCSCTL4 = SELA_3 + SELS_3 + SELM_3;                  // SMCLK = ADCLK = MCLK = DCOCLK
  28.         UCSCTL5 = DIVPA_0 + DIVA_0 + DIVS_0 + DIVM_0; //

  30.         __bic_SR_register(SCG0);                  // Enable the FLL control loop

  32.         // 32 x 32 x 5 MHz / 32,768 Hz = 156250 = MCLK cycles for DCO to settle
  33.         __delay_cycles(156250);

  35.         do
  36.         {
  37.            UCSCTL7 &= ~(XT2OFFG + XT1LFOFFG + DCOFFG);         // Clear XT2,XT1,DCO fault flags
  38.            SFRIFG1 &= ~OFIFG;                                      // Clear fault flags
  39.         }while (SFRIFG1 & OFIFG);                           // Test oscillator fault flag
  40. }
复制代码这样的设置是不是有问题啊？多谢

[ 本帖最后由 haiqibian 于 2013-11-8 21:57 编辑 ] 此帖出自小平头技术问答
发送
 看不清?
0条回答

一周热门 更多>

相关问题

    相关文章