电路设计

设计一个同步时序电路

2019-07-16 20:07发布

站内问答 / 电路设计
9408 3 1554
设计一个同步时序电路：只有在连续三个或者三个以上时针作用期间两个输入信号相同时，其输出为1，其余情况下输出为0。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
馨雨
1楼-- · 2019-07-17 01:18
本帖最后由 gk320830 于 2015-3-6 04:03 编辑

顶上去让大神解决，顶

发烧友之麒麟
2楼-- · 2019-07-17 06:07
交流交流
发烧友之麒麟
3楼-- · 2019-07-17 09:56
 精彩回答 2  元偷偷看……

一周热门 更多>