tica, SimSun, sans-serif">最近在做数电的课程设计，在原理图编译的时候出现两个错误：adding items to hidden net GND 和 adding items to hidden net VCC， 上网找了各种解决方法，说把 show all pin on sheet(even if hidden)的选项勾上和去掉 lock pin 这个选项，然后再连接GND VCC就OK， 可惜还是不行！请问该怎样解决！谢谢
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 Ivan_ljl 的问题《如何解决Altium Designer中Adding items to hidden net GND》','https://www.xiaopingtou.net/q-67817.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
错误依旧存在
1、找到那个隐藏引脚的元器件；
把原理图分块编译，不断缩小范围，最终可找到是哪个元器件出现的问题；
2、找到隐藏的引脚；
打开该元器件所在的 SCH Library，
3、取消隐藏引脚的接地属性或者不要隐藏引脚；
4、改完后重新编译下整个库，把原来的元器件删掉，重放一遍，再编译下整个原理图就OK了,
求解+1
一周热门 更多>