高速时钟分配电路及布线对电源分割的影响,

2019-07-16 21:49发布

什么是“立体包地”?

板子上有一片时钟分配芯片,即100Mhz时钟输入,输出20多路相同频率的时钟。该时钟芯片摆在底层,时钟走线也布在底层,最靠近底层的内层是一个电源层,分割了不同电源,如下图所示,调试的时候发现紫 {MOD}分块的电源被耦合了100Mhz的交流分量,幅度大概在150mV左右。: y: K# v# T* L2 L
请问有什么补救的措施吗?是不是倒数第二层分配成地层不会有这个问题啊?



友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
carey123
1楼-- · 2019-07-16 23:12

立体包地就是不止走线同平面上需要左右包地,上下不同层面间也需要包地。
麦特拉布
2楼-- · 2019-07-17 02:30
 精彩回答 2  元偷偷看……
胖子的逆袭
3楼-- · 2019-07-17 07:38
麦特拉布 发表于 2014-10-24 11:40
1:加滤波电容
2:做信号端接

100M大概用多大的电容滤波,上过一个1nf的,没什么作用。
时钟分配器的输出都穿有电阻做端接,你所谓的“平面分割“是什么意思?我的问题就是这一大把时钟走线对相邻平面(紫 {MOD})分割产生上述”耦合“影响。
douyin8
4楼-- · 2019-07-17 08:48

该时钟芯片摆在底层,时钟走线也布在底层,最靠近底层的内层是一个电源层,分割了不同电源,
那时钟走线有跨越分割线吗?如果说有的话,在走线旁边的电源层加电容试试(电容接在两个不同的电源区域)。
爱吃果冻
5楼-- · 2019-07-17 09:50
时钟是用紫红部分供电吗,有没有考虑过电源的驱动能力问题。1 k+ W% N5 X- Y5 X, Y  f( H9 ?% f
在时钟芯片的供电脚与地之间多加几个电容试,看有没作用。
虽然电源与地平面都可以作参考面,但用地肯定与用电源层来得好,特别是像CLK,DIP之类的。
现在板子已经出来了,说这些也没用,总不能等下版来证明这个问题吧,万一下版也是这样呢,最好还是找到问题的根本.
爱吃果冻
6楼-- · 2019-07-17 10:24
有没仿真过电源与地之间的阻抗是多少,最大频率是那一点,然后就多加几个电容将这个阻抗降到目标阻抗以下再试试看有没有效果。

一周热门 更多>