高速时钟分配电路及布线对电源分割的影响,

2019-07-16 21:49发布

什么是“立体包地”?

板子上有一片时钟分配芯片,即100Mhz时钟输入,输出20多路相同频率的时钟。该时钟芯片摆在底层,时钟走线也布在底层,最靠近底层的内层是一个电源层,分割了不同电源,如下图所示,调试的时候发现紫 {MOD}分块的电源被耦合了100Mhz的交流分量,幅度大概在150mV左右。: y: K# v# T* L2 L
请问有什么补救的措施吗?是不是倒数第二层分配成地层不会有这个问题啊?



友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
胖子的逆袭
1楼-- · 2019-07-17 14:14
 精彩回答 2  元偷偷看……
胖子的逆袭
2楼-- · 2019-07-17 17:49
爱吃果冻 发表于 2014-10-24 11:41
时钟是用紫红部分供电吗,有没有考虑过电源的驱动能力问题。1 k+ W% N5 X- Y5 X, Y  f( H9 ?% f
在时钟芯片 ...

紫 {MOD}部分跟时钟供电没有任何关系,我现在是把紫 {MOD}部分的供电去掉,变成一个独立的铜皮后现象依旧。
lique
3楼-- · 2019-07-17 17:52
下面两句话怎么理解啊?
“低频信号,沿最小阻抗路径回流,即沿接收端和发送端的直线路径回流;
高频信号,沿最小感抗路径回流,即沿信号走线在地平面的垂直投影回流。”
爱吃果冻
4楼-- · 2019-07-17 19:05
lique 发表于 2014-10-24 11:42
下面两句话怎么理解啊?
“低频信号,沿最小阻抗路径回流,即沿接收端和发送端的直线路径回流;
高频信号, ...

在低频信号中,阻抗占主要地位,所以信号是沿最低阻抗回路回到电源端,在一般低频电路中,最低阻抗就是两点间的直线距离。在高频信号中,感抗占主要地位,所以信号回路是沿着感抗最低回路回到电源端,通过在高频信号中,最低感抗是与信号对应的地或电源平面,回路路经为信号线在地或电源平面的投影。
爱吃果冻
5楼-- · 2019-07-17 23:36
胖子的逆袭 发表于 2014-10-24 11:42
现在将紫 {MOD}铜皮独立以后,在铜皮和地之间加了一些电容,比如1nf,2.2nf,10pf各一个,现象依旧
...

可试多并几个不同的值,三到五个都不算多.
胖子的逆袭
6楼-- · 2019-07-18 05:06
 精彩回答 2  元偷偷看……

一周热门 更多>