爱吃果冻 发表于 2014-10-24 11:43
在低频信号中，阻抗占主要地位，所以信号是沿最低阻抗回路回到电源端，在一般低频电路中，最低阻抗就是两 ...

按照你的图我能清楚理解什么是信号回路。不过还是有问题请教：
1. 我的100M时钟应该算高频信号吧？
2. 我的时钟到子板插座为止，但是子板如果未插上的话感觉这个时钟走线象一条断头线啊，这种情况怎么理解？
3. 我的这个情况，时钟对面是-3.3V平面，而这个电源跟时钟没有任何关系，那么时钟信号回路也是投影到该平面上吗？

胖子的逆袭 发表于 2014-10-24 11:46
按照你的图我能清楚理解什么是信号回路。不过还是有问题请教：
1. 我的100M时钟应该算高频信号吧？
2. 我 ...

1、是否是调整有几种方法，一个就是频率的高低，再就是走张的长短，还是一种就是信号的上升沿与走线的延时关系，一般认主走线延时达到信号上升时间的1/10就可以认为是高带，如果是频率来看，有人把高于50MHz就算高速了，从你的设计来看，应该把它当高速电路来分析。( V9 c: U. ?  f9 m% f# ~
2、不同的负载对信号完整性有关系，只有匹配的负载信号和最好。当然空载时，信号的是100%的反射。
3、信号回路只与最阻抗（包括感抗）有关，与电压没有关系，所以，不管是不是芯片所要的电源，都是投影到该平面上。8 P/ H' B3 O- F- A
4、从你的说明来看，你的辐射应该很大，如果用示波器探头都能测得到的话，那你在测电源纹波时就很难区别那是辐射进出和信号还是真实的电源纹波。很多人在测电源纹波时，用示波器上的接地线，通过夹子接地，这样会把辐射干扰信号也测进行，这肯定是不对。不知道你是怎么测的。如果有得选择和话，示波器探头最好用50欧的，通过最短接线接地（不要超过10mm），不要用示波器上带夹子的线接地，测试点与接地点的距离要短，最好不要超过5mm。

爱吃果冻 发表于 2014-10-24 11:46
1、是否是调整有几种方法，一个就是频率的高低，再就是走张的长短，还是一种就是信号的上升沿与走线的延 ...

现在总结这个问题：& H9 O2 ^* U) `/ Q& h0 b
1. 可以确定的是时钟走线的回流路径是走-3.3V平面的。; c) q  m7 Q0 s9 E% W. n
2. 所有时钟走线没有跨-3.3V平面的分割；也即时钟走线没有跨参考平面。* {- w3 j7 e+ @6 R& a, c
3. 参考平面耦合进去了时钟信号幅度在200mV左右。9 ^! q+ ?, x3 n7 z) X* G6 {
4. 将此参考平面改变成+3.3V无法现象是一样的。
5. 将此参考平面改变成GND平面，耦合进来的信号p-p值大幅度减少到20到40mV；也许接地点越多减少幅度会更大甚至完全去除（这只是猜测）。
6. 将此参考平面独立成无任何属性的铜皮，现象一样（和连到+3.3V一样）。: q! j) V- W6 Z
7. 将参考平面独立成无任何属性的铜皮，并加2.2pf、10pf、1nf等电容（总电容个数20个左右）到地，现象也一样，无法滤除此交流信号。



综上所述：是否时钟走线的回流路径在此参考平面中被阻挡了呢？从而导致信号没有宣泄的出口。但是为什么又有能量向空间辐射呢？

胖子的逆袭 发表于 2014-10-24 11:46
现在总结这个问题：& H9 O2 ^* U) `/ Q& h0 b
1. 可以确定的是时钟走线的回流路径是走-3.3V平面的。; c)  ...

7. 将参考平面独立成无任何属性的铜皮，并加2.2pf、10pf、1nf等电容（总电容个数20个左右）到地，现象也一样，无法滤除此交流信号。

你的电容是加在考平面与地之间还是其它位置？所有的信号最后都是通过信号回路回到driver的电源负极，看看这个回路中是哪个部分出了问题

胖子的逆袭 发表于 2014-10-24 11:48
driver的供电是+3.3V所以紫 {MOD}平面和driver的供电没有关系，所以回流到了紫 {MOD}平面以后还需要跨越到+3.3V或 ...

我个有觉得回流到紫 {MOD}平面后，最后还得回到Driver供电的负极，也就是这里的地，现在的问题是紫 {MOD}平面与地之间的阻抗（也就是紫 {MOD}平面的特征阻抗）太大，加电容的作用是使紫 {MOD}平面与地平面进行交流接地，也就是降低紫 {MOD}平面的特征阻抗。但是你说这样做没有效果，我就不觉得比较奇怪，如果可以，做仿真试试看，看问题出在哪里
分析不对之处，还请大侠们指出，谢谢