Atmel

高速时钟分配电路及布线对电源分割的影响，

2019-07-16 21:49发布

站内问答 / Altium Designer
11633 19 1525
什么是“立体包地”？

板子上有一片时钟分配芯片，即100Mhz时钟输入，输出20多路相同频率的时钟。该时钟芯片摆在底层，时钟走线也布在底层，最靠近底层的内层是一个电源层，分割了不同电源，如下图所示，调试的时候发现紫 {MOD}分块的电源被耦合了100Mhz的交流分量，幅度大概在150mV左右。: y: K# v# T* L2 L
请问有什么补救的措施吗？是不是倒数第二层分配成地层不会有这个问题啊？



友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
哼小曲
1楼-- · 2019-07-19 13:53

将紫 {MOD}平面，在CLK信号线的两端位置，对GND同时建立交流通路试试
上一页 1 2 3 4

一周热门 更多>