PCB抄板之protel到ALLEGRO的转换技术1

　1． PROTEL 原理图到Cadence Design Systems, Inc. Capture CIS

　　在Protel原理图的转化上我们可以利用Protel DXP SP2的新功能来实现。通过这一功能我们可以直接将Protel的原理图转化到Capture CIS中。
安全帽http://trade.safetyw.com/sell/list-20.html
　　这里，我们仅提出几点通过实践总结出来的注意事项。

　　1) Protel DXP在输出Capture DSN文件的时候，没有输出封装信息，在Capture中我们会看到所以元件的PCB Footprint属性都是空的。这就需要我们手工为元件添加封装信息，这也是整个转化过程中最耗时的工作。在添加封装信息时要注意保持与Protel PCB设计中的封装一致性，以及Cadence在封装命名上的限制。例如一个电阻，在Protel中的封装为AXIAL0.4，在后面介绍的封装库的转化中，将被修改为AXIAL04，这是由于Cadence不允许封装名中出现“.”；再比如DB9接插件的封装在Protel中为DB9RA/F，将会被改为DB9RAF。因此我们在Capture中给元件添加封装信息时，要考虑到这些命名的改变。

　　2) 一些器件的隐藏管脚或管脚号在转化过程中会丢失，需要在Capture中使用库编辑的方法添加上来。通常易丢失管脚号的器件时电阻电容等离散器件。

　　3) 在层次化设计中，模块之间连接的总线需要在Capture中命名。即使在Protel中已经在父设计中对这样的总线命名了，还是要在Capture中重新来过，以确保连接。

　　4) 对于一个封装中有多个部分的器件，要注意修改其位号。例如一个74ls00，在protel中使用其中的两个门，位号为U8A，U8B。这样的信息在转化中会丢失，需要重新添加。

　　基本上注意到上述几点，借助Protel DXP，我们就可以将Protel的原理图转化到Capture中。进一步推广，这也为现有的Protel原理图符号库转化到Capture提供了一个途径。

　　2． Protel 封装库的转化

　　长期使用Protel作PCB设计，我们总会积累一个庞大的经过实践检验的Protel封装库，当设计平台转换时，如何保留这个封装库总是令人头痛。这里，我们将使用Orcad Layout，和免费的Cadence工具Layout2ALLEGRO来完成这项工作。

　　1) 在Protel中将PCB封装放置到一张空的PCB中，并将这个PCB文件用Protel PCB 2.8 ASCII的格式输出出来；

　　2) 使用Orcad Layout导入这个Protel PCB 2.8 ASCII文件；

　　3) 使用Layout2allegro将生成的Layout MAX文件转化为Allegro的BRD文件；

　　4) 接下来，我们使用Allegro的Export功能将封装库，焊盘库输出出来，就完成了Protel封装库到Allegro转化。

　　3． Protel PCB到Allegro的转化

　　有了前面两步的基础，我们就可以进行Protel PCB到Allegro的转化了。这个转化过程更确切的说是一个设计重现过程，我们将在Allegro中重现Protel PCB的布局和布线

　　2) 首先，我们要重现器件布局。在Protel中输出Place & Pick文件，这个文件中包含了完整的器件位置，旋转角度和放置层的信息。我们通过简单的手工修改，就可以将它转化为Allegro的Placement 文件。在Allegro中导入这个Placement文件，我们就可以得到布局了。

　　3) 布线信息的恢复，要使用Specctra作为桥梁。首先，从Protel中输出包含布线信息的Specctra DSN文件。对于这个DSN文件我们要注意以下2点：

　　4) Protel中的层命名与Allegro中有所区别，要注意使用文本编辑器作适当的修改，例如Protel中顶层底层分别为Toplayer和Bottomlayer，而在Allegro中这两层曾称为TOP和BOTTOM；

　　5) 注意在Specctra中查看过孔的定义，并添加到Allegro的规则中。在allegro中定义过孔从Specctra中输出布线信息，可以使用 session, wires, 和route文件，建议使用route文件，然后将布线信息导入到我们以及重现布局的Allegro PCB中，就完成了我们从Protel PCB到Allegro BRD的转化工作。


　Protel 99 SE是Altium公司最为代表性和普遍性的一款功能强大、深受电路设计者欢迎使用的EDA设计系统软件。它是将电路原理图设计、PCB板图设计、电路仿真和PLD设计等多个实用工具软件组合后构成的EDA工作平台，为用户提供全线的设计解决方案。从最初的项目模块规划到最终形成生产数据都可以按照设计者自己的设计方式实现。

　　虽然Protel 99SE软件拥有如此强大的功能。但是光靠一个功能强大的软件是不可能设计出一块性能优良、布局合理的PCB板图的，在整个PCB板图的设计过程中，主要还需要依靠设计者多年设计板图的经验和一些先进的设计规范与设计技巧。本文正是基于Protel 99 SE软件这个平台，根据一些先进的设计规范和本人多年的设计经验来阐述一下PCB板图在设计过程中所必须依据一些设计规范和设计技巧，以便初学者能更快、更好的设计出理想的PCB板图，提高整个电路的性能。

　　根据PCB板图的设计流程，本文主要从设计前期准备、PCB板图布局、布线和设计评审四个方面将进行一一阐述。

　　1 设计前期准备

　　在PCB板图设计之前，硬件项目人员必须准备好以下的材料： (1)要准备需要的元件库。 “工欲善其事，必先利其器”，要做出一块好的板子，除了要设计好原理图之外，还要画得好。在进行PCB设计之前，首先要准备好原理图SCH的元件库和PCB的元件库。元件库可以用Protel自带的库，但一般情况下很难找到合适的，最好是自己根据所选器件的标准尺寸资料自己做元件库。原则上先做PCB的元件库，再做SCH的元件库。PCB的元件库要求较高，它直接影响板子的安装。SCH的元件库要求相对比较松，只要注意定义好管脚属性和与PCB元件的对应关系就行; (2)根据准备好原理图SCH的元件库，完成原理图的设计，明确电路的基本原理和各部分的布线要求，然后要经过相关人员的技术评审，以确保整个原理图方案的正确合理性和可行性; (3)PCB结构图，应表明外形尺寸、安装孔大小及定位尺寸、接插件定位尺寸、禁止布线区域等相关机械尺寸。

　　2 PCB板图布局

　　在整个PCB板图设计过程中，元件布局是极其重要的，元件布局的好坏从根本上就决定了该PCB板图的设计水平、性能参数和下一步布线的难易程度，在布局之前首先要确定PCB电路板的坐标原点位置，一般以单板左边和下边的延长线交汇点或单板左下角的第一个焊盘为坐标原点。根据多年设计板图的经验和标准设计规范可知，布局操作的基本原则如下：

　　(1)根据结构图设置板框的尺寸，按结构要素布置安装孔、接插件等需要定位的器件，并给予这些器件锁定状态，然后按工艺设计规范的要求进行尺寸标注，并根据布局区域和元件的特殊要求设置禁止布线区。

　　(2)按照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件等应优先布局。布局中应参考原理图的设计原理，根据信号的流向等规律安排主要元器件;

　　(3)按照均匀分布、重心平衡、版面美观的标准优化布局，相同结构的电路部分要尽可能采用“对称式”标准布局;

　　(4)元件布局时，应适当考虑使用同一种电源的器件尽量放在一起，以便于将来的电源分割。完成同一功能的电路，应尽量靠近放置，并调整各元器件以保证连线最为简洁。同时，调整各功能块间的相对位置使功能块间的连线最简短;

　　(5)对于质量大的元器件应考虑安装位置和安装强度，除温度检测元件以外的温度敏感元件应远离发热元件放置，必要时还应考虑热对流措施。高电压、大电流信号与小电流、低电压的弱信号要分开，模拟信号与数字信号要分开，高频信号与低频信号要分开，高频元器件的间隔要充分;

　　(6)同类型插装元器件在X或Y方向上应朝一个方向放置，同一种类型的有极性分立元件也要力争在X或Y方向上保持一致，便于生产和检验;

　　(7)每个集成电路IC最好加一个去耦电容，IC去耦电容的布局要尽量靠近IC的电源管脚，并使之与电源和地形成的回路最短;

　　(8)布局完成后应检查器件封装的正确性，并且确认单板、背板和接插件的信号对应关系，经确认无误后方可开始布线。


　一个好的布局是重要的，但是一个好的布局只是为PCB板图的设计打下了一个好的基础，布线是整个PCB设计中最重要的工序。这将直接影响着PCB板的性能好坏。在PCB的设计过程中，布线一般有这么三种境界的划分：首先是布通，这时PCB设计时的最基本的要求。如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。其次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后，认真调整布线，使其能达到最佳的电器性能。接着是美观。假如你的布线布通了，也没有什么影响电器性能的地方，但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电器性能怎么好，在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐划一，不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现，否则就是舍本逐末了。布线时主要按以下原则进行：

　　(1)一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽。还有就是遵守“20H规则”，由于电源层和地层的电场是变化的，在板的边缘会向外辐射电磁干扰，称为边缘效益。这样我们通过将电源层内缩，使得电场只在接地层的范围内传导，以一个H(电源和地之间的介质厚度)为单位，若内缩20H则可以把70%的电场限制在接地层边沿内。

　　(2) PCB设计中应避免产生锐角和直角，尽可能采用45°的折线布线，不可使用90°折线，以减小高频信号的辐射，要求高的线还要用双弧线。

　　(3)器件去耦规则：在PCB板上增加必要的去耦电容，滤波电源上的干扰信号，使电源稳定。在多层板中，对去耦电容的位置一般要求不太高。但对双层板，去耦电容的布局及电源布线方式等直接影响到整个系统的稳定性，一般应该使电流先经过滤波电容再供器件使用，同时还要充分考虑到期间产生的电源噪声对下游的器件的影响，一般来谁，采用总线结构设计的电源模式;

　　(4)为防止不同工作频率的模块之间的互相干扰，一般尽量缩短高频部分的布线长度，同时对模拟与数字电路应分别布置在PCB板的两面，分别使用不同的层布线，中间用地层隔离的方式。

　　(5)振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零;

　　(6)预先对要求比较严格的线(如高频线)进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，以避免平行走线容易产生寄生耦合和层间的窜扰。

　　(7)设计布线时应让布线长度尽量短，以减少由于走线过长带来的干扰为问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。一般不要出现一端浮空的布线，以避免出现“天线效应”，减少不必要的干扰辐射和接受，否则带来不可预知的结果;

　　(8)任何信号线都不要形成环路，如不可避免，环路应尽量小，这样对外的辐射越少，接收外界的干扰也越小。信号线的过孔要尽量少，关键的线尽量短而粗，并在两边加上保护地来尽量减小信号的回路面积。

　　最后要进行布线优化和丝印，俗话说“没有最好的，只有更好的”，不管你怎么挖空心思的去设计，等你画完之后，再去看一看，还是会觉得很多地方可以修改的。一般设计的经验是：优化布线的时间是初次布线的时间的两倍。感觉没什么地方需要修改之后，就可以铺铜了(Pla-ce->polygon Plane)。铺铜一般铺地线(注意模拟地和数字地的分离)，多层板时还可能需要铺电源。对于丝印，要注意不能被器件挡住或被过孔和焊盘去掉。同时，设计时正视元件面，底层的字应做镜像处理，以免混淆层面。

　　4 设计评审

　　PCB板图设计完成后，根据相应的质量评审要求，对设计进行设计评审。评审的内容大体分为下面几个方面：

　　(1)检查定位孔、定位件等机械尺寸是否与结构图一致。(2)检查高频、高速、时钟等易受干扰的信号线，是否回路面积最小、是否远离干扰源，是否有多余的过孔和绕线、是否跨地层分割区。(3)检查晶体、变压器、光耦、电源模块下面是否有信号线穿过，应尽量避免在其下面穿线，特别是晶体下面应尽量铺设接地的铜皮。 (4)检查器件的序号是否有序排列，丝印标示等是否覆盖焊盘、过孔等。(5)检查布线完成情况是否百分之百，是否有线头，是否有孤立的铜皮。