Atmel

华为布线规则求解

2019-07-16 23:47发布

站内问答 / Altium Designer
3329 1 1224
在高速数字电路中，当PCB布线的延迟时间大于信号上升时间（或下降时间）的1/4时，5 O0 K4 F! j# x* a1 l6 X
该布线即可以看成传输线，为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配，
可以采用多种形式的匹配方法， 所选择的匹配方法与网络的连接方式和布线的拓朴结构) k% U9 v) Y8 y: K, P- H: s9 b
有关。
这是华为PCB设计规则里面的，但是有点搞不明白，那位大神讲解一下啊！！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
哼小曲
1楼-- · 2019-07-17 02:05
这是Altera官方资料，关于各种端接的布线在有Stub及无Stub等情况下的效果 Board Design Guidelines.pdf (653.92 KB, 下载次数: 30)

一周热门 更多>