2019-07-17 01:36发布
4、为什么导线明明和管脚相连,ERC 却报告说缺少连线? 答:可能的原因有: 该问题可能是由于栅格(Grids)选项设置不当引起。如果捕捉栅格精度(Snap)取得太高,而可视栅 格(Visible)取得较大,可能导致绘制导线(wire)时,在导线端点与管脚间留下难以察觉的间隙。例如: 当 Snap 取为 1,Visible 取为 10,就容易产生这种问题;
andre1155 发表于 2012-6-5 19:50 上面是网上搜索到的,看看对你有没有帮助? 你的图我下载下来放大看了,下图中画红圈的地方,貌似不挨着 ...
最多设置5个标签!
1、是用错线。2、引脚的电性能没有设置正确。3、我当初遇到的,在做库时把管脚放反了
可以换个原件试一试,或重新作库
上面是网上搜索到的,看看对你有没有帮助?
你的图我下载下来放大看了,下图中画红圈的地方,貌似不挨着(要放大看)。
可是
ERC 检测的时候没有错误
那个栅格和可视度都是10
请在仔细分析是什么原因了 好吧。这个问题真是棘手 本来以为这个问题无所谓,可是好几次做电路都是这个错误,看来不改不行啊 你们都没有遇到过这个情况吗
零件管脚的number和PCB零件封装管脚(实际上为焊盘Pad)的Designator不相同,所以把他们的号码改成一致的就好了!
一周热门 更多>