一直有个这样的问题没有得到解决,请帮忙,有图

2019-07-17 01:36发布

protel制作PCB的时候,老是出现这种错误。就是,管脚没有添加到网络标号上,不知道这是怎么回事,谁知道,讲讲,先谢谢

原理图.GIF
出现的错误截图.GIF
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
17条回答
蒗跡迗涯
1楼-- · 2019-07-18 05:34
从图片放大看是像没有连接上,这个问题我也在初学时遇到过
1、是用错线。2、引脚的电性能没有设置正确。3、我当初遇到的,在做库时把管脚放反了
可以换个原件试一试,或重新作库
jym200817hao
2楼-- · 2019-07-18 06:07
看看是不是,静态工作点的问题
真君子
3楼-- · 2019-07-18 11:03
 精彩回答 2  元偷偷看……
andre1155
4楼-- · 2019-07-18 13:24

4、为什么导线明明和管脚相连,ERC 却报告说缺少连线?
答:可能的原因有: 该问题可能是由于栅格(Grids)选项设置不当引起。如果捕捉栅格精度(Snap)取得太高,而可视栅 格(Visible)取得较大,可能导致绘制导线(wire)时,在导线端点与管脚间留下难以察觉的间隙。例如: 当 Snap 取为 1,Visible 取为 10,就容易产生这种问题;
上面是网上搜索到的,看看对你有没有帮助?

你的图我下载下来放大看了,下图中画红圈的地方,貌似不挨着(要放大看)。

222819lzozjjjvgjbfdzdl.gif
真君子
5楼-- · 2019-07-18 19:02
本帖最后由 真君子 于 2012-6-5 21:00 编辑
andre1155 发表于 2012-6-5 19:50
上面是网上搜索到的,看看对你有没有帮助?

你的图我下载下来放大看了,下图中画红圈的地方,貌似不挨着 ...

可是
ERC 检测的时候没有错误
那个栅格和可视度都是10  
请在仔细分析是什么原因了 好吧。这个问题真是棘手  本来以为这个问题无所谓,可是好几次做电路都是这个错误,看来不改不行啊    你们都没有遇到过这个情况吗

真君子
6楼-- · 2019-07-18 22:12
哈哈,这个问题如今终于让我自己给解决了。具体的解决方案如下。不懂的童鞋们 ,可以记下,方便下次遇到时容易解决。
  零件管脚的number和PCB零件封装管脚(实际上为焊盘Pad)的Designator不相同,所以把他们的号码改成一致的就好了!

一周热门 更多>