专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
Allegro
DRC检测时报错:Check Bus width mismatch
2019-07-17 07:57
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
Allegro
12638
7
1668
1)原理图中没有使用总线,但是在DRC检测时总会出现Checking Misleading Tap connec
ti
on
ERROR(ORCAP-2207): Check Bus width mismatch
2)就是原件中有很对
电源
交需要连接在一起,但是在DRC检测时也会报错:
Warning(ORCAP-1589)
QUESTION(ORCAP-1589): Net has two or more aliases - possible short?
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
7条回答
余中豪
1楼-- · 2019-07-18 00:10
没什么影响,后来发现没啥影响,可能cadence的bug。
加载中...
上一页
1
2
一周热门
更多
>
相关问题
allego中能不能直接添加和删除飞线,不修改电路图。
1 个回答
关于cadence16.2
2 个回答
谁有做焊盘的资料给我发份
1 个回答
各位大侠,求助几个问题
2 个回答
深圳的那个公司画电路板好?
2 个回答
allegro初学
2 个回答
请问如何在allegro中导入orcad 生成的网表?
1 个回答
ALLEGERO和protel有没有冲突?
6 个回答
相关文章
ALLEGRO中颜色设置中,为什么有很多层是重复的,有什么区别?
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
Allegro
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>