cadence中敷铜后如何修改shape与过孔、走线之间的间距

2019-07-17 08:22发布

10443 4

在setup—constraints—spacing—all layers，shape中改了间距大小，但是实际在PCB中间距确没有变大，反而在pcb中看不出间距了，大神们，求解求解？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

4条回答

1楼-- · 2019-07-17 10:52

敷铜之后再改规则是不行的吧，会报错的。在布局布线之前一般就设置好电气规则

2楼-- · 2019-07-17 14:09

精彩回答 2 元偷偷看……

3楼-- · 2019-07-17 16:26

楼上说的都不对啊如果是静态铜皮修修改规则后会报错但是动态铜皮修改后 disablecheck 然后smooth就可以了。。。。这都是最基本的，，，，

4楼-- · 2019-07-17 19:29

另外修改间距在规则里修改