专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
TI
流水线加法器的实现
2019-07-17 14:52
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
TI MCU
6615
1
1349
流水线加法器的实现
同步时序机的最短时钟周期是时序机性能的一个重要的指标。它受到通过 机器组合逻辑的传播延时的限制。同步机的吞吐率就是数据输入机器和由机器 产生数据的速率.... 作为一种能够提高电路性能的可选方法,可以将流水线寄存器插入到组合逻 辑的关键位置上, 将逻辑分割成具有更短路径的群组。它减少了组合逻辑块的 级数, 缩短了存储元件间的数据通道,因此能够用更快的时钟效率,提高电路 的吞吐能力。
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
baimiaocun2015
1楼-- · 2019-07-17 17:15
加法器的实现不复杂的,,只是个加法计数技术的,关键是稳定性与可靠性
加载中...
一周热门
更多
>
相关问题
CPLD的方波输出
4 个回答
11个版本Quartus II 软件下载,安装包网盘合集,附教程,47G!
20 个回答
请大家帮忙到21IC发展大家谈支持我申请新版面
20 个回答
【通知】21ic中国电子网服务条款 (所有人员必读)
1 个回答
满载而归乙亥年,大展鸿途庚子年---集签赢好礼
20 个回答
携手ADI,踏上电子工程师之巅—车辆电气化视频,答题领奖!
1 个回答
如何提升论坛质量,看你了!
20 个回答
【最终名单】二姨家喊你来拿100份新年大礼啦~
20 个回答
相关文章
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
TI
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>