流水线加法器的实现

2019-07-17 14:52发布

流水线加法器的实现

同步时序机的最短时钟周期是时序机性能的一个重要的指标。它受到通过 机器组合逻辑的传播延时的限制。同步机的吞吐率就是数据输入机器和由机器 产生数据的速率.... 作为一种能够提高电路性能的可选方法,可以将流水线寄存器插入到组合逻 辑的关键位置上, 将逻辑分割成具有更短路径的群组。它减少了组合逻辑块的 级数, 缩短了存储元件间的数据通道,因此能够用更快的时钟效率,提高电路 的吞吐能力。

友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。