TMS320VC33 介绍
TMS320VC33(简称VCC)是TI推出的TMS320系列的第三代处理器的升级产品,32位浮点运算的DSP(0.18um技术,144引脚LQFP封装),主要型号有:  VC33-120 17ns 单周期指令执行时间,60MIPS(百万条指令每秒)
                120 MFLOPS(百万次浮点运算每秒)
  VC33-150 13ns 单周期指令执行时间,75MIPS
                150 MFLOPS
VC33的主要性能指标如下:
  1. 低功耗<200mW, 供电电压3.3V,内核1.8V;
  2. 34K X 32bit 片内RAM, 每个RAM块在单周期内都可以访问2次
  3. 程序总线,地址总线和DMA总线分开,允许并行地做取指,数据读/写及DMA操作
     指令和数据字长32bit,地址宽度24bit,因此,总的存储空间16MX32bit. 程序,数据以及IO都包含在16M X 32bit 字的地址空间内.
  4. 有一个硬件乘法器和一个算术逻辑单元ALU,乘法器执行24bit 整数或32 bit 浮点数的单周期乘法.通过并行指令,一个乘操作和一个ALU运算可以在单周期内完成.当乘法器做浮点乘法运算时,输入两个32bit 的浮点数,结果为4032bit 的浮点数; 做整数乘法时,输入24bit, 结果为32bit. ALU 在单周期内对32bit 整数,32bit 逻辑或40bit浮点数实行单周期操作,ALU的结果总是保持32bit 整数或40 bit 浮点数的格式.
  5. 有8个40bit 宽的扩展精度寄存器(累加器).他们能寄存32bit整数以及40bit 浮点数据,并支持对他们的操作.
  6. 有一个32bit 桶形移位器,她能在单周期内向左或右移位32bit.
  7. 有2个地址发生器并带有8个辅助寄存器和2个辅助寄存器的运算单元,能在单周期内产生两个地址.
  8. 有用于并发IO和CPU操作的片内DMA控制器.片上DMA控制器可以读写存储器中的任何单元而不影响CPU的工作.因此TMS320VC33可以与慢速的外部存储器或外部设备接口,而不会降低CPU的速度.
  9.有一个同步串口,支持8/16/32bit数据传输.
  10.有2个独立的32bit 硬件定时器.
  11.内含有5倍的PLL的时钟发生器.
VC33片内存储器可以映射外设,且具有4个内部译码页,这样可以大大简化与IO以及存储器的接口.VC33系统硬件时,一般可以采用EPROM(介质可以是EPROM或FLASH)程序引导方式,使VC33构成独立DSP系统.
TMS320VC33引脚如下:
总线类:
   数据总线D31~D0  (I/O/Z)  数据总线;
   地址总线A23~A0  (O/Z)    地址总线;
总线控制:
   STRB#     (O/Z)          访问片外的选通信号
   RDY#       (I)           访问外设时外设准备好信号,DSP可以结束本次访问
   HOLD#      (I)           保持信号,迫使DSP置A23~A0,D31~D0,STRB#,R/W#为高阻,使外设取得总总线控制权.
   R/W#       (O/Z)         高电平表示读,低电平表示写
   RESET#     (I)           复位信号
  INT3#~INT0# (I)           外部中断
  IACK#       (O/Z)         由IACK指令产生一个负脉冲
  MCBL/MP#    (I)           高电平为微机引导模式,低电平为微处理器方式
  SHZ#        (I)           为低时,对DSP进行测试,一般设计时将其接高
  XF1,XF0     (I/O/Z)       一般定义为输入输出,也用于DSP与外设间的互锁操作,以使双方处理同步
  CLKR0       (I/O/Z)       同步串口的收数据时钟
  CLKXO       (I/O/Z)       同步串口的发数据时钟
  DR0         (I/O/Z)       同步串口的收数据
  DX0         (I/O/Z)       同步串口的发数据
  FSR0        (I/O/Z)       同步串口的接收帧同步
  FSX0        (I/O/Z)       同步串口的发送帧同步
  TCLK1,TCLK0 (I/O/Z)       定时器I/O的计数据输入脉冲信号或定时输出信号
  PAGE3#~PAGE0#(O/Z)        访问片外时的页选通信号
  EDGEMODE     I            高表示中断为边沿触发,低表示电平触发
  H1,H3        I            H1,H3时钟输出
  CVDD         I            1.8V电源,为CPU供电,共8个
  PLLVDD       I            3.3电源,为IO供电,共16个  
  PLLVSS       I            PLL电源内部隔离,接Vss
  EXTCLK       I            外部时钟,当XIN/XOUT接振荡器时,该引脚接地
  XOUT         O            内部晶振的时钟输出.  晶振无效时,该脚悬空
  XIN          I            内部晶振的时钟输入.  EXTCLK有效时,该脚接地
  CLKMD0,CLKMD1 I           时钟模式选择引脚
  RSV0,RSV1    I            预留
  EMU1,EMU0    I/O          用于仿真
  TDI          I            测试数据输入
  TDO          I            测试数据输出
  TCK          I            测试时钟
  TMS          I            测试模式选择
  TRST#        I            测试复位