上升电平造成的？

2019-07-17 15:36发布

P1.7使用上升沿触发中断。在仿真运行时，在外部还没有加上中断信号时，会进入一次中断。每次都是这样，是不是由于仿真过程中I/O管脚有上升电平造成的？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

19条回答

1楼-- · 2019-07-17 17:56

接上拉电阻和下拉电阻呢

2楼-- · 2019-07-17 23:15

比如对双极性电压信号转换到单极性输入的ADC，需要对输入电压加一个适当的偏置电压，抬高到正电压范围

3楼-- · 2019-07-18 04:41

先清标志位？

4楼-- · 2019-07-18 07:22

精彩回答 2 元偷偷看……

5楼-- · 2019-07-18 10:24

通过1K电阻上拉，还能进去呀，怪了

6楼-- · 2019-07-18 14:08

是不是程序出问题了