上升电平造成的?

2019-07-17 15:36发布

P1.7使用上升沿触发中断。在仿真运行时,在外部还没有加上中断信号时,会进入一次中断。每次都是这样,是不是由于仿真过程中I/O管脚有上升电平造成的?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
liliang9554
1楼-- · 2019-07-19 11:50

对,但针对SFR可能就不一样了,具体的取决于SFR说明
午夜粪车
2楼-- · 2019-07-19 16:02

楼主可以运行时候通过修改DIR标志位,从引脚输出功能切换到输入的时候也会有IFG标志位置起,
所以写代码要注意清标志,在初始化的时候就清标志。
午夜粪车
3楼-- · 2019-07-19 19:58
 精彩回答 2  元偷偷看……
jiahy
4楼-- · 2019-07-19 22:13

这个需要在输入信号上做下滤波处理的吧。。
shimx
5楼-- · 2019-07-20 01:31

注意好电平信号的状态的,,该高就高,该低就低的。
jiaxw
6楼-- · 2019-07-20 07:18
 精彩回答 2  元偷偷看……

一周热门 更多>