Multisim中接上后面的电路干扰前面电路的输出波形

2019-07-17 15:47发布

(新手求指教)请问Multisim中多个模块电路实现功能时,单个小电路仿真没问题,接上后面的电路会干扰前面电路的输出波形。这种情况应该怎样保证前级电路的输出作为后级电路的输入时,波形不受影响?
例如:单个电路时,输出波形如下(蓝 {MOD}为输出波形): 3.jpg 1.jpg
加上后面的电路后,波形就变了: 2.jpg 4.jpg 。类似这样的情况,怎样使前级电路的输出没有影响地接到后级电路?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
晓晓江南
1楼-- · 2019-07-17 18:49
最简单的就是加个跟随器,如下图:

360截图20180113145004021.jpg
晓晓江南
2楼-- · 2019-07-17 20:29
还有一个就是在R1与R3的比值不变的情况下,R1与R3的阻值加大,最好远远大于300K。
JQ_Lin
3楼-- · 2019-07-18 00:13
那不叫【接上后面的电路会干扰前面电路的输出波形】。
做前级仿真或试验时,要考虑到本级的负载或者后级的输入阻抗。
该考虑的东西不考虑,等到联机时,当然要出问题了。
这点最最基本的思路,还用上大学!?

婷2017
4楼-- · 2019-07-18 02:02
晓晓江南 发表于 2018-1-13 15:35
还有一个就是在R1与R3的比值不变的情况下,R1与R3的阻值加大,最好远远大于300K。

两种方式都试过了,都可行,感谢指教!
婷2017
5楼-- · 2019-07-18 06:40
 精彩回答 2  元偷偷看……
晓晓江南
6楼-- · 2019-07-18 11:39
婷2017 发表于 2018-1-15 09:21
两种方式都试过了,都可行,感谢指教!

其实这两种方式都不太好,第一个要用到运放,只是为了做信号隔离,有点大材小用,而且成本也高,第二个虽然成本很低,不过等效电阻的另一端比地低了0.45V(在R1+R3=300K的情况下,理想参数是0V).

一周热门 更多>