怎样把48MHZ分频成1000HZ

2019-07-18 09:28发布

怎样把48MHZ分频成1000HZ
//分频模块:把时钟分成1000HZ
module fenpin(clk,clkout1);
input clk;
output clkout1;
reg[15:0] Q;
always@(posedge clk)
begin
if (Q<11999)
Q<=Q+1'b1;
else Q<=0;
end
assign clkout1=(Q==11999)?1:0;
endmodule

上面是12MHZ变1000HZ,该怎样改呢?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
8条回答
北极熊的春天在哪里
1楼-- · 2019-07-19 01:41
胖胖熊啊 发表于 2017-6-10 07:07
就是计数分频,学习FPGA可以交流啊,

哈哈,那你能解决这个问题么
北极熊的春天在哪里
2楼-- · 2019-07-19 06:17
谢谢,我已经改过了

一周热门 更多>