请问如何用proteus仿真出8086的总线周期时序图?

2019-07-18 10:49发布

我已经了解到proteus中VSM Logic Analyser 可以同时分析多个端口的电平变化,但总线周期时间太短,即便只有一条指令,也包含许多总线周期,如何才能 记录下总线周期内各个端口的电平变化,得到时序图?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
14条回答
我就是多啦a梦
1楼-- · 2019-07-18 16:32
xianyoudian 发表于 2015-3-14 08:40
示波器观察,适当改变周期倍率

8086的CLK信号是外接还是自带的呢,在proteus中?
武力戡乱
2楼-- · 2019-07-18 17:03
 精彩回答 2  元偷偷看……
我就是多啦a梦
3楼-- · 2019-07-18 20:56
武力戡乱 发表于 2015-3-16 14:30
这个话题非常好!但是我也有几个疑问,你说的总线周期什么意思呢!

总线周期通常指的是CPU完成一次访问MEM或I/O端口操作所需要的时间。一个总线周期由几个时钟周期组成。
我就是多啦a梦
4楼-- · 2019-07-18 22:50
xianyoudian 发表于 2015-3-14 13:05
外接,在仿真时

请问如何出现总线周期呢?就是哪些代码能够操作CPU访问端口?
武力戡乱
5楼-- · 2019-07-19 01:36
我就是多啦a梦 发表于 2015-3-16 20:05
总线周期通常指的是CPU完成一次访问MEM或I/O端口操作所需要的时间。一个总线周期由几个时钟周期组成。
...

你的意思是说:一条指令访问GPIO地址所用的时间?那不就是指令周期吗?
我就是多啦a梦
6楼-- · 2019-07-19 03:57
xianyoudian 发表于 2015-3-16 21:43
西安电子科技大学出版社

好的,O(∩_∩)O谢谢

一周热门 更多>