请问如何用proteus仿真出8086的总线周期时序图?

2019-07-18 10:49发布

我已经了解到proteus中VSM Logic Analyser 可以同时分析多个端口的电平变化,但总线周期时间太短,即便只有一条指令,也包含许多总线周期,如何才能 记录下总线周期内各个端口的电平变化,得到时序图?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
14条回答
我就是多啦a梦
1楼-- · 2019-07-19 09:39
 精彩回答 2  元偷偷看……
武力戡乱
2楼-- · 2019-07-19 09:52
我就是多啦a梦 发表于 2015-3-19 20:26
建议听楼上的

微机原理吗!好像没仍!呵呵。如果你做出来和大家分享一下啊!
我就是多啦a梦
3楼-- · 2019-07-19 14:38
武力戡乱 发表于 2015-3-19 21:05
微机原理吗!好像没仍!呵呵。如果你做出来和大家分享一下啊!

用proteus中的图表仿真功能可以画出来
武力戡乱
4楼-- · 2019-07-19 14:38
我就是多啦a梦 发表于 2015-4-3 22:38
用proteus中的图表仿真功能可以画出来

能上传一下的成果分享给大家吗!
我就是多啦a梦
5楼-- · 2019-07-19 18:04
武力戡乱 发表于 2015-4-4 00:09
能上传一下的成果分享给大家吗!

仿真结果见附件
我就是多啦a梦
6楼-- · 2019-07-19 19:56
 精彩回答 2  元偷偷看……

一周热门 更多>