请问如何用proteus仿真出8086的总线周期时序图？-第3页回答

请问如何用proteus仿真出8086的总线周期时序图？

2019-07-18 10:49发布

2920 14

我已经了解到proteus中VSM Logic Analyser 可以同时分析多个端口的电平变化，但总线周期时间太短，即便只有一条指令，也包含许多总线周期，如何才能记录下总线周期内各个端口的电平变化，得到时序图？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

14条回答

1楼-- · 2019-07-20 01:17

多谢，很好的资料！多谢，很好的资料！

2楼-- · 2019-07-20 03:44

多谢，很好的资料！多谢，很好的资料！