PLL倍频问题

2019-03-24 15:39发布

14702 2

外部晶体选择6M和选择8MPLL都是400M，但选6M是误差是0，选择8M是误差是0.0047% ，不知道是什么概念，既然有误差，那PLL为何不是400.00**M或399.00**M，而是整400M? 此帖出自小平头技术问答

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

2条回答

1楼-- · 2019-03-24 22:31

< 对一部分型号，PLL 最后实际应该是要再分频到 200Mhz ，最后还是要被分频到 80Mhz 才是系统的主时钟。

[ 本帖最后由 Study_Stellaris 于 2011-9-22 13:57 编辑 ]

2楼-- · 2019-03-25 01:16

< ：TI_MSP430_内容页_SA7 --> 这个还真没研究过，不过一般的应用频率要求没有这么高