FPGA - 平头弟

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。...

xilinx rapidIO IP example_design工程translate总是出错

yangjia880313·2020-02-27 21:09·10 回答·问答

FPGA平台架构用于复杂嵌入式系统

LMQQ·2020-02-27 21:09·18 回答·问答

please use verilog to implement the programmable _nT_pulse function

zhuxinyu2008·2020-02-27 21:09·1 回答·问答

FPGA测试光电编码器转速--高低电平不均匀问题

lbqq2006013·2020-02-27 21:09·10 回答·问答

如何对各个子模块进行编译

xiaodaichuan·2020-02-27 21:09·1 回答·问答

关于ISE help使用查找错误有什么建议

yangyang1224·2020-02-27 21:09·3 回答·问答

关于AXI总线的问题

colinjen·2020-02-27 21:09·2 回答·问答

FPGA烧毁问题

yzstone·2020-02-27 21:09·7 回答·问答

FPGA用verilog点亮一个led，用了两种方法有疑问求教！

lichenprivate·2020-02-27 21:09·8 回答·问答

quartus12.0+modelsim仿真+testbench编写求解惑……

lbqq2006013·2020-02-27 21:09·3 回答·问答

用XC9536中，宏单元不够，而寄存器还有好多，有没有办法通过约束来完成FIT

nongfuxu·2020-02-27 21:09·3 回答·问答

system Generator 的MCode模块可以使用复数计算吗？

pc972420125·2020-02-27 21:08·1 回答·问答

深入浅出FPGA-3-verilog HDL

星星之火红·2020-02-27 21:08·11 回答·问答

求助，有人用过AD7924吗，用veirlog写过这个片子的时序

sulianghe·2020-02-27 21:08·8 回答·问答

Node<a> of sequential type is unconnected in blockA

loveshan·2020-02-27 21:08· 回答·问答

首页上一页 30 31 32 33 34 35 36 37 下一页最后一页

相关标签