FPGA - 平头弟

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。...

Vivado，license的问题一直不能解决怎么办？

阿亮学长太帅了·2019-07-15 20:59·12 回答·问答

关于特权同学例说FPGA 这本书第五个案例

以眨眼干杯·2019-07-15 20:59·2 回答·问答

请问FPGA输出的PLL时钟有正负电平，上下抖动，这是怎么回事呢

redseagull·2019-07-15 20:59·8 回答·问答

altera公司cyclone V外接DDR3，通过HMC硬控，ddr3没能实现读写操作，请大神帮忙看看是怎么回事

兰儿·2019-07-15 20:59·2 回答·问答

请问ddr3的输入时钟稳定度需要多少ppm?

redseagull·2019-07-15 20:59·2 回答·问答

FPGA输出的DDR3差分时钟左右抖动很厉害，请问是怎么回事呢？

redseagull·2019-07-15 20:59·3 回答·问答

EDA 基于LM75A的温度传感器verilog程序

你站在楼上看风景·2019-07-15 20:58·1 回答·问答

大点数FFT运算选择FPGA还是DSP？

dustcat·2019-07-15 20:58·4 回答·问答

ddr3 sdram controller with uniphy 17.1 无法例化

Sophomores·2019-07-15 20:58·1 回答·问答

新手请教一个赋值语句问题

feier567·2019-07-15 20:58·1 回答·问答

求大神解答问什么用原理图输入法连接了各个模块后无法仿真出波形

galaaa·2019-07-15 20:58·1 回答·问答

modelsim include报错

sky_only·2019-07-15 20:58·1 回答·问答

vhdl 做ade7758芯片的交流信号的有效值测量，程序谁可以帮我写一下，大四毕业学生求大神拯救啊。。。

哭泣灬的刀·2019-07-15 20:58·2 回答·问答

求教！用Verilog实现宏定义时编译错误

依如当年·2019-07-15 20:57·5 回答·问答

目前srio交换芯片，除了IDT公司的，还有哪些公司，国内的呢？

outright·2019-07-15 20:57·1 回答·问答

首页上一页 404 405 406 407 408 409 410 411 下一页最后一页

相关标签