FPGA - 平头弟

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。...

xilinxGTH的example design问题

light6776·2019-07-15 20:54·1 回答·问答

硬件木马究竟如何实现破坏电路功能的

白华之秋·2019-07-15 20:54·8 回答·问答

FPGA 模块调用

wangqun21·2019-07-15 20:54·1 回答·问答

CPLD编写TFT控制遇到问题卡住工程不能完工，有尝求助，谢谢

yenalin·2019-07-15 20:54·1 回答·问答

关于altera系列芯片FIR IP核在使用过程中的问题

linyu1·2019-07-15 20:54·6 回答·问答

请问fpga的串口程序需要加ascii码的识别

121341313·2019-07-15 20:54·4 回答·问答

Xilinx FPGA内部时钟输出外部的问题

dqy0582·2019-07-15 20:53·2 回答·问答

Quartus 中project navigator看到logic cells为0是怎么回事儿啊？

EDU2016·2019-07-15 20:53·1 回答·问答

xilinx FFT ip核仿真的误差太大？

rh1994·2019-07-15 20:53·1 回答·问答

有关FPGA的配置的问题？

平漂流·2019-07-15 20:53·1 回答·问答

Virtex-6 ml605以太网接口问题

anthonyccc·2019-07-15 20:53·4 回答·问答

logic [7:0] mem [7:0] 在system verilog中是什么意思？

羽化随缘·2019-07-15 20:53·2 回答·问答

请好心人帮我看下错误出现在哪

逐鹿e·2019-07-15 20:53·3 回答·问答

virtuoso仿真出现ERROR (OSSHNL-514)，该怎么解决？

黄智牛·2019-07-15 20:53·4 回答·问答

Quartus无法创建IP核，在生成的时候报错，求救99999

494855696·2019-07-15 20:53·4 回答·问答

首页上一页 407 408 409 410 411 412 413 414 下一页最后一页

相关标签