FPGA - 平头弟

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。...

ml605与主机连接问题

anthonyccc·2019-07-15 20:53·1 回答·问答

大神用VHDL写的uart_rx模块，没看明白，请问是在哪里接收的数据？cnt是什么？

搞个锤子·2019-07-15 20:52·6 回答·问答

求助！！电压比较器与FPGA连接问题

时光若有张不老的脸·2019-07-15 20:52·6 回答·问答

FPGA实现路由、MAC层协议的困难在哪里？

PoisonIvy·2019-07-15 20:52·1 回答·问答

Downloading ELF Process failed

执笔画浮沉_501·2019-07-15 20:52·2 回答·问答

如何获取一块FPGA开发板的MAC地址?

offthewall·2019-07-15 20:52·2 回答·问答

请问对12.918做无损定点化，最小位宽是多少？

CoffeeOrTea·2019-07-15 20:52·3 回答·问答

为什么我的Arria 10 HPS EMAC到FPGA接口在硬件中无法正常工作？

番茄番茄·2019-07-15 20:52·1 回答·问答

【2018电赛A题】关于Linux下做FFT运算的一疑惑

小梅哥·2019-07-15 20:51·3 回答·问答

请问quartus prime pro中应该如何调用modelsim？

121341313·2019-07-15 20:51·1 回答·问答

特权同学xilinx spartan6 串口部分代码疑惑？

雪漫倩颖·2019-07-15 20:51·1 回答·问答

两板间的串行通信，分开放到两个板子上就是错的，接收不到正确的信息是什么原因？

踢球男孩·2019-07-15 20:51·3 回答·问答

请问Quartus 13.0的FIR II的IP核不能添加系数文件是什么原因？

wanganyin·2019-07-15 20:51·2 回答·问答

dpram读写顺序有问题，请问这可能是什么原因导致的？

csj_fpgaer·2019-07-15 20:51·2 回答·问答

fpga控制从芯片输出

SunshineNing89·2019-07-15 20:51·2 回答·问答

首页上一页 408 409 410 411 412 413 414 415 下一页最后一页

相关标签