1. 标签
  2. FPGA
  3. 标签动态
FPGA

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。...

EGO1配备的FGPA（XC7A35T-1CSG324C）教学平台，哪里购买

人在旅途1969·2019-07-15 21:00·1 回答·问答

Verilog数字钟问题

模电学习者·2019-07-15 21:00·1 回答·问答

求助 quartusII13版本中调用firip核遇到的问题

yuluo530·2019-07-15 21:00·1 回答·问答

求资料，小梅哥FPGA AC620

超级开发板·2019-07-15 21:00·6 回答·问答

新人求助，xilinx中K7系列mig使用不了

dqy0582·2019-07-15 21:00·2 回答·问答

fpga中运算时间超过周期问题？

moon548834·2019-07-15 21:00·8 回答·问答

cyclone V外接DDR3，现想实现硬控，IP核设计生成时出现如下错误

兰儿·2019-07-15 21:00·1 回答·问答

CPLD仿真和实际效果差距很大。

新生代JZS·2019-07-15 21:00·3 回答·问答

求教关于FPGA数字调制信号的识别方法推荐

会叫爸爸的喵·2019-07-15 21:00·1 回答·问答

硬件实现EMD算法用那种架构比较好？

我来看看你在干什么·2019-07-15 20:59·1 回答·问答

Vivado，license的问题一直不能解决怎么办？

阿亮学长太帅了·2019-07-15 20:59·12 回答·问答

关于特权同学 例说FPGA 这本书 第五个案例

以眨眼干杯·2019-07-15 20:59·2 回答·问答

请问FPGA输出的PLL时钟有正负电平，上下抖动，这是怎么回事呢

redseagull·2019-07-15 20:59·8 回答·问答

altera公司cyclone V外接DDR3，通过HMC硬控，ddr3没能实现读写操作，请大神帮忙看看是怎么回事

兰儿·2019-07-15 20:59·2 回答·问答

请问ddr3的输入时钟稳定度需要多少ppm?

redseagull·2019-07-15 20:59·2 回答·问答

首页 上一页 403 404 405 406 407 408 409 410 下一页 最后一页