FPGA相关问题列表-FPGA - 平头弟

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。...

用FPGA Verilog HDL语言编写代码，要求如下：

雨碎金陵·2019-07-15 20:46·3 回答·问答

quartus 18.0破解完，写测试程序要仿真时出现如图问题，是为什么？

delta12138·2019-07-15 20:46·1 回答·问答

Verilog程序如下，怎么修改可以增大运行的频率？求大神解答

爱化雪前的清冷·2019-07-15 20:46·4 回答·问答

请教一下各位，我想烧录到FPGA的Flash中，但是遇到Add Configuration Memory Device显示为灰色的，请问这可能是什么出的问题？

wismiss·2019-07-15 20:46·2 回答·问答

下载好的破解版Quartus II 15.0用不了，请教大神们

S56·2019-07-15 20:46·1 回答·问答

通过Matlab进行ifft与使用quartus ii进行ifft的结果不一样，画出来的波形图相似却不能做到完全一样是为什么呢？

墨染静然·2019-07-15 20:45·3 回答·问答

请问CAN通信接口verilog程序如何编写

x1aoMU·2019-07-15 20:45·1 回答·问答

关于xilinx中fir滤波器IP核使用

gulong123·2019-07-15 20:45·2 回答·问答

做多通道数据同步采集用哪个系列的fpga功耗低？

随行者011011·2019-07-15 20:45·8 回答·问答

FPGA内调用DDS核产生的11MHz单音信号，DAC输出有谐波，而且没有镜像很奇怪

xp94china·2019-07-15 20:45·1 回答·问答

由高频方波主导的计数器用以太网传输采集到的数据经过处理后会有异常跳变值是什么原因？

一个放大·2019-07-15 20:45·1 回答·问答

verilog模拟spi发数据，数据线比时钟线多一位延迟

半亩、方塘·2019-07-15 20:44·2 回答·问答

FPGA DRAM数据错位

清风长空·2019-07-15 20:44·3 回答·问答

CPLD EPM240T100I5N上电后QUARTUS II找不到USB Blaster

denxinan·2019-07-15 20:44·5 回答·问答

vdhl语言，请教咋编译不通过

luotuo8895·2019-07-15 20:44·1 回答·问答

首页上一页 412 413 414 415 416 417 418 419 下一页最后一页

相关标签