1. 标签
  2. FPGA
  3. 标签动态
FPGA

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。...

FPGA工程烧录后，显示输出超出范围？？？

Mosking·2019-07-15 20:35·1 回答·问答

新人求助，verilog主模块的变量如何在子模块使用？

j13163872335·2019-07-15 20:35·2 回答·问答

最新想入FPGA的坑，询问下各位大神FPGA的XC3S250E 用的多还是EP4CE15 用的多？

非逗比先生·2019-07-15 20:35·4 回答·问答

关于quartus 13.0破解不完全导致编译提示license不支持芯片的问题

长街戏言·2019-07-15 20:35·1 回答·问答

求助：基于SRAM结构的FPGA上电瞬间电流大小如何去评估，上电瞬间的电流很大，比正常工作电流大很多，如何去评估？

透心凉308·2019-07-15 20:34·1 回答·问答

FPGA编译openCL内核文件出错

新月基·2019-07-15 20:34·1 回答·问答

quartus波形仿真报错

hopevia·2019-07-15 20:34·1 回答·问答

FPGA核心板上没有232通信模块，怎么调试rs232通信？

我_有志青年·2019-07-15 20:34·2 回答·问答

IP内核时钟设定与原理图模块不符合，是怎么回事？

Mosking·2019-07-15 20:34·1 回答·问答

运用FPGA设计远离报警系统，有什么思路？

jf_45460142·2019-07-15 20:34·1 回答·问答

矩阵键盘按键输入多位数的显示问题

一只EE·2019-07-15 20:34·1 回答·问答

工程编译后，TimeQuest Timing Analyzer显示红色，是否是错误，需要改正？

Mosking·2019-07-15 20:34·2 回答·问答

FPGA开发板，工程编译后，Timequest timing analyzer显示红色，这个是否需要改正？

Mosking·2019-07-15 20:34·4 回答·问答

想用ISE14.7的FIR 5.0的IP核实现希尔伯特变换，变换后的波形有问题

fairyonepiece·2019-07-15 20:34·1 回答·问答

Modelsim仿真出错，怎么改正？

Mosking·2019-07-15 20:33·1 回答·问答

首页 上一页 416 417 418 419 420 421 422 423 下一页