0评论

• kdy 2019-03-28 14:54

``````请指点一下PCB布局，电感会吱吱响，谢谢······

0评论

• kdy 2019-03-28 03:56

verilog 乘法器求助

0评论

• kdy 2019-03-27 22:39

verilog 乘法器求助

0评论

• kdy 2019-03-27 11:12

verilog 乘法器求助

0评论

• kdy 2019-03-27 06:45

关于DSP的CPLD问题

0评论

• kdy 2019-03-27 05:21

F28027采集数字传感器的信号

0评论

• kdy 2019-03-27 02:12

verilog 乘法器求助

0评论

• kdy 2019-03-27 00:19

用CCS4.1仿真是出现Error initializing emulator是什么问题

0评论

• kdy 2019-03-26 23:08

verilog 乘法器求助

0评论

• kdy 2019-03-26 22:49

关于一幅DSP+CPLD的宣传海报

0评论

• kdy 2019-03-26 22:20

FPGA做AD采样，这种情况如何编程？

0评论

• kdy 2019-03-26 21:45

如何清除接受FIFO中的数据

0评论

• kdy 2019-03-26 20:28

不采用dds技术，做一个正弦波发生器

0评论

• kdy 2019-03-26 19:50

FPGA做AD采样，这种情况如何编程？

0评论

• kdy 2019-03-26 18:02

verilog 乘法器求助