0评论

• coyoo 2019-03-25 14:23

布局布线之后某些模块并没有占资源问题

0评论

• coyoo 2019-03-25 14:19

vhdl代码综合warning

0评论

• coyoo 2019-03-25 14:07

FPGA建立查找表的问题

0评论

• coyoo 2019-03-25 14:06

烧程序时不管烧什么程序都是只能点亮一个灯

0评论

• coyoo 2019-03-25 13:52

quartus 求助

0评论

• coyoo 2019-03-25 13:47

fpga功耗问题

0评论

• coyoo 2019-03-25 13:36

JTAG固化FPGA程序

0评论

• coyoo 2019-03-25 13:30

modelsim仿真无结果，怎么回事啊~~？？？

0评论

• coyoo 2019-03-25 13:18

CPLD 延迟半个周期输出5个脉冲信号

0评论

• coyoo 2019-03-25 12:57

时序约束出现问题

0评论

• coyoo 2019-03-25 12:54

FPGA设计

0评论

• coyoo 2019-03-25 12:36

上位配置FPGA 多组寄存器问题

0评论

• coyoo 2019-03-25 12:15

急求这块板子资料，非常感谢！！！

0评论

• coyoo 2019-03-25 12:05

综合时为何总提示Input XXX is unused呢？

0评论

• coyoo 2019-03-25 11:18

为什么在VHDL源程序中时钟是上升沿触发，在modelsim仿真时波形却是下降沿触发的？...