0评论

• reallmy 2019-03-26 15:58

FPGA信号同步问题

0评论

• reallmy 2019-03-26 13:16

FPGA信号同步问题

0评论

• reallmy 2019-03-26 10:51

程序崩溃

0评论

• reallmy 2019-03-26 04:09

状态机跳转错误

0评论

• reallmy 2019-03-25 21:03

wire[3:0] key_an = key_rst_r & (~key_rst);这是一种

0评论

• reallmy 2019-03-25 20:33

wire[3:0] key_an = key_rst_r & (~key_rst);这是一种

0评论

• reallmy 2019-03-25 20:27

HDLC接收课题设计求助

0评论

• reallmy 2019-03-25 19:40

关于数字滤波器的设计

0评论

• reallmy 2019-03-25 19:10

请问有没有前辈用过xilinx提供的FFT IP核？有人说运行几分钟就挂掉了，属实吗？

0评论

• reallmy 2019-03-25 17:39

SATA资料共享

0评论

• reallmy 2019-03-25 17:05

关于FPGA的并行串行

0评论

• reallmy 2019-03-25 16:59

为什么可以 output reg 不能 wrie reg？

0评论

• reallmy 2019-03-25 15:02

如何看具体有哪些实例原件？--初学者

0评论

• reallmy 2019-03-25 14:23

FPGA信号同步问题

0评论

• reallmy 2019-03-25 13:40

用Altera的CPLD做的产品，出厂后程序升级工具推荐