0评论

• reallmy 2019-07-16 12:58

FPGA 验证方法讨论

0评论

• reallmy 2019-07-16 12:38

仿真结果为啥步正确呢？？？

0评论

• reallmy 2019-07-16 12:31

利用FPGA做一个多通道超声信号采集分析的系统的基本工作原理

0评论

• reallmy 2019-07-16 11:54

CPLD数字滤波

0评论

• reallmy 2019-07-16 11:16

想调用一下vivado里IP核的clock wizard模块，输入时钟为50M，输出为25M。

0评论

• reallmy 2019-07-16 10:54

关于时序约束，该怎么开始？

0评论

• reallmy 2019-07-16 10:42

求助fpga用复位按键复位偶尔出现复位不成功，在仿真中复位没有任何问题

0评论

• reallmy 2019-07-16 10:21

如何用verilog语言实现按键按一次是开始，再按一次是暂停

0评论

• reallmy 2019-07-16 10:09

将clk通过引脚输出问题

0评论

• reallmy 2019-07-16 10:01

上升沿检测问题

0评论

• reallmy 2019-07-16 09:56

想用FPGA实现双边滤波算法，有懂得能说一下具体的实现步骤吗

0评论

• reallmy 2019-07-16 09:55

替换或修改ROM的mif文件是否需要重新全编译程序？

0评论

• reallmy 2019-07-16 09:52

菜鸟一只，刚学FPGA，希望大神帮忙看看这段代码什么意思。。谢谢了

0评论

• reallmy 2019-07-16 09:49

替换或修改ROM的mif文件是否需要重新全编译程序？

0评论

• reallmy 2019-07-16 09:43

将FPGA的数据显示在实时电脑上