0评论

• reallmy 2019-07-16 03:30

请问有人用过这块Stratix II官方开发板吗，Altera官网上怎么也找不到这块开发板对应的资料

0评论

• reallmy 2019-07-16 03:29

FPGA程序

0评论

• reallmy 2019-07-16 03:24

fpga仿真和实际硬件测试结果

0评论

• reallmy 2019-07-16 03:19

FPGA中PLL锁相环配置问题

0评论

• reallmy 2019-07-16 03:16

modesim仿真总出错 也找不到原因

0评论

• reallmy 2019-07-16 03:16

求时序约束设置

0评论

• reallmy 2019-07-16 03:15

FPGA能够完成fft变换的最大点数和变换时间

0评论

• reallmy 2019-07-16 03:07

求助，下面的verilog代码起了什么作用。看的时候没有明白

0评论

• reallmy 2019-07-16 03:07

上变频问题

0评论

• reallmy 2019-07-16 03:01

Verilog不能合成MOS开关门原语

0评论

• reallmy 2019-07-16 03:00

求助！怎么用FPGA产生直流数字信号后再通过DAC最后输出直流的模拟信号

0评论

• reallmy 2019-07-16 03:00

我要做一个3位计数器，为什么Q2哪里没有波形呢？

0评论

• reallmy 2019-07-16 02:58

FPGA 验证方法讨论

0评论

• reallmy 2019-07-16 02:56

.do文件中怎么将它设定的参数传到.v文件中？

0评论

• reallmy 2019-07-16 02:52

关于我自己写的DDR2控制器的问题