0评论

• reallmy 2019-07-16 02:50

verilog IP核使用问题

0评论

• reallmy 2019-07-16 02:49

请教一下，为什么modelsim一下子出不了波形图，而必须按一下run all，他走一点点，再按一下

0评论

• reallmy 2019-07-16 02:46

modelsim仿真只有输入没有输出波形

0评论

• reallmy 2019-07-16 02:44

FPGA：格雷码编码&能否用某计数器计数的值作为触发状态机的跳转条件

0评论

• reallmy 2019-07-16 02:42

一个变量只能在一个always中赋值

0评论

• reallmy 2019-07-16 02:40

为什么仿真图形led的数据一直是0？？求大神指导一下。

0评论

• reallmy 2019-07-16 02:39

替换或修改ROM的mif文件是否需要重新全编译程序？

0评论

• reallmy 2019-07-16 02:33

FPGA时钟约束问题

0评论

• reallmy 2019-07-16 02:32

学习fpga用啥开发板

0评论

• reallmy 2019-07-16 02:31

关于ModelSim仿真出错的问题？

0评论

• reallmy 2019-07-16 02:30

为什么时序没有对齐

0评论

• reallmy 2019-07-16 02:28

有关modelsim仿真fft核出现的错误

0评论

• reallmy 2019-07-16 02:25

求助 modelsim仿真输出波形不变

0评论

• reallmy 2019-07-16 02:21

关于至芯科技的炼狱传奇中的问题的请教

0评论

• reallmy 2019-07-16 02:13

三八译码器出现奇怪的问题