0评论

• glace12123 2019-07-16 05:58

哪位有FPGA方面的外文文献啊

0评论

• glace12123 2019-07-16 05:56

Verilog 参数传递问题

0评论

• glace12123 2019-07-16 04:37

关于fpga的PID实现中，时钟和流水线的相关问题

0评论

• glace12123 2019-07-16 03:29

关于FPGA通信协议的问题

0评论

• glace12123 2019-07-16 03:24

请教一个SPARTAN-6的问题。

0评论

• glace12123 2019-07-16 03:14

verilog 检测上升沿和下降沿的一种方法

0评论

• glace12123 2019-03-26 08:36

在verilog hdl中，既然while,repeat,forever语句不能被综合，那还有什么用

0评论

• glace12123 2019-03-25 13:02

在verilog hdl中，既然while,repeat,forever语句不能被综合，那还有什么用