0评论

• linhaiqing60 2019-03-25 18:52

请问文件A要调用另外文件B里的模块，文件A必须要写上

0评论

• linhaiqing60 2019-03-25 17:22

上升沿的捕获电路（代码）

0评论

• linhaiqing60 2019-03-25 16:03

批量产生警告，请指点！！！！！！！！！！

0评论

• linhaiqing60 2019-03-25 14:59

求教，怎样写verilog求复数信号幅值和角度？

0评论

• linhaiqing60 2019-03-25 14:51

求SPI经典程序

0评论

• linhaiqing60 2019-03-25 14:39

quartus中如何加入激励文件？

0评论

• linhaiqing60 2019-03-25 14:21

cyclone iii外部有5V的信号，应该如何设置才能兼容？

0评论

• linhaiqing60 2019-03-25 13:30

批量产生警告，请指点！！！！！！！！！！

0评论

• linhaiqing60 2019-03-25 12:50

请问如何生成VerilogHDL格式的门级网表

0评论

• linhaiqing60 2019-03-25 12:19

xilinx DDS ipcore输出频率范围问题