0评论

• fuyaolong 2019-03-27 20:25

序列检码器 状态机 的一点小疑问

0评论

• fuyaolong 2019-03-27 03:44

序列检码器 状态机 的一点小疑问

0评论

• fuyaolong 2019-03-26 06:20

一句verilog的代码看不懂，望高手解释~~~

0评论

• fuyaolong 2019-03-26 05:34

FPGA求助

0评论

• fuyaolong 2019-03-26 03:55

FPGA设计计数器输出跳变不同步

0评论

• fuyaolong 2019-03-25 23:19

求助： for 循环的问题

0评论

• fuyaolong 2019-03-25 21:34

fpga跨时钟问题

0评论

• fuyaolong 2019-03-25 21:15

modelsim pll仿真问题

0评论

• fuyaolong 2019-03-25 20:10

同一工程项目中Verilog和C语言的作用分别是什么？

0评论

• fuyaolong 2019-03-25 19:24

关于用FPGA产生2.5Gbps数字信号

0评论

• fuyaolong 2019-03-25 19:14

程序有点问题

0评论

• fuyaolong 2019-03-25 18:19

FPGA的输入数据和输入时钟不同步

0评论

• fuyaolong 2019-03-25 18:14

以太网数据帧中的目的地址

0评论

• fuyaolong 2019-03-25 17:40

学习FPGA用书求助

0评论

• fuyaolong 2019-03-25 13:26

FPGA配置RAM时没有3端口RAM怎么回事