0评论

• museum 2019-03-26 13:12

FPGA多个component，out端连接同样的I/o口出错，这样不能实现吗？

0评论

• museum 2019-03-26 05:19

FPGA多个component，out端连接同样的I/o口出错，这样不能实现吗？

0评论

• museum 2019-03-25 20:19

FPGA多个component，out端连接同样的I/o口出错，这样不能实现吗？

0评论

• museum 2019-03-25 19:37

Xilinx仿真可以实现，但是存储芯片烧不进去

0评论

• museum 2019-03-25 16:49

FPGA inout口时序仿真没有输出

0评论

• museum 2019-03-25 15:20

FPGA inout口时序仿真没有输出