0评论

• GoldSunMonkey 2020-02-29 02:34

VHDL里一个警告的问题

0评论

• GoldSunMonkey 2020-02-29 02:32

MCB使用过程中出现问题

0评论

• GoldSunMonkey 2020-02-29 02:30

这两天在调试FPGA和STM32的SPI通信，单片机的SPI管脚总是出现

0评论

• GoldSunMonkey 2020-02-29 02:28

FPGA平台架构用于复杂嵌入式系统

0评论

• GoldSunMonkey 2020-02-29 02:25

使用verilog或设计一个80 port

0评论

• GoldSunMonkey 2020-02-29 02:22

威视锐ZYNQ开发板-ZingSK移植Ubuntu操作系统

0评论

• GoldSunMonkey 2020-02-29 02:18

DSO “comparo”彰显先进的Smarter System

0评论

• GoldSunMonkey 2020-02-29 02:17

锁相环控制寄存器、外设时钟控制寄存器和高低速外设寄存器分别都是什么作用？

0评论

• GoldSunMonkey 2020-02-29 02:16

FPGA平台架构用于复杂嵌入式系统

0评论

• GoldSunMonkey 2020-02-29 02:13

为何不能综合？

0评论

• GoldSunMonkey 2020-02-29 02:10

Bellnix开发出用于赛灵思FPGA的电源模块，纹波噪声减至7.5mV(ZT)

0评论

• GoldSunMonkey 2020-02-29 02:09

ACTEL专题讲座(4):Fusion-业界首个模数混合的FPGA

0评论

• GoldSunMonkey 2020-02-29 02:07

如何取通信时钟的最佳周期，来进行通信？

0评论

• GoldSunMonkey 2020-02-29 02:07

Signaltap 读出的信号有问题，如下图所示

0评论

• GoldSunMonkey 2020-02-29 02:02

关于VHDL或Verllog程序稳定性的问题